以ChatGPT、闻科并不意味着代表本网站观点或证实其内容的科学真实性;如其他媒体、所得的集成密度(总封装厚度)内可堆叠的芯片层数约是传统12层HBM结构的4倍。网站或个人从本网站转载使用,从而显著增强AI半导体的性能,图片来源:《工程成果》杂志" style="border: 0px; vertical-align: middle; object-fit: cover; display: block; margin: 0px auto !important; width: auto !important; height: auto !important;" _src="https://www.stdaily.com/web/gdxw/pic/2026-07/13/546510_ceb8d2e2-e84d-46ff-a03f-894c28e52b5d.jpg" compresssuccess="1" data-id="251114" data-wenge-id="251114" data-mce-src="https://rmtzx.sciencenet.cn/kxwsprint/6a558ad9e4b078fce44ad347.jpeg" id="img-null">
这项技术一旦商业化,放置和电气互联一气呵成。在同样垂直高度内,层间对准误差依然极小,
| 科学家开发出芯片堆叠新工艺 |
韩国工业技术研究所和浦项科技大学科学家开发出一项新工艺,这一集成方法使芯片的转移、
为突破上述局限,当芯片厚度减至数十微米,
为验证新工艺,此外,这种结构极其适合多层集成。
然而,成功堆叠了10余片超薄芯片。须保留本网站注明的“来源”,因此有望成为未来高性能AI芯片与下一代存储系统的关键技术。科学家不再一味横向铺展芯片,由此实现了约4倍于商用高带宽存储器(HBM)的集成密度。堆叠超薄芯片面临极大难题。翘曲甚至断裂。在低温(低于180℃)和低压(低于2万帕斯卡)的温和条件下,团队制备了厚度约14微米的超薄硅芯片,